嵌入式系统开发的过程是一个看起来比较复杂的过程，需要经历各种步骤才能最终达到开发的目的。在嵌入式系统的开发中根据需要来选择合适的PLD是很重要的，这可能会关乎整个项目的成败。在进行选择之前，其实更重要的一点是需要知道PLD的分类，小编今天就向开发小白们介绍一下PLD是如何进行分类的，希望能够让大家对这个东西有一个比较全面的了解。
(1)简单PLD：简单的PLD是由“与”阵列及“或”阵列组成，能有效地以“积之和”的形式实现布尔逻辑函数。从技术实现上，输入到PLD的信号必须首先通过一个“与”阵列，在这里形成输入信号的组合。每组相“与”的组合被称为布尔表达式的子项或PLD术语中的乘积线。这个乘积线在第二个“或”门阵列中被相加。简单PLD在“与”、“或”阵列的基础上有3种基本类型，可根据阵列能否编程来区分：
1）可编程只读存储器即PROM，它的“与”阵列固定，“或”阵列可编程；
2）可编程阵列逻辑即PAL，它的“与”阵列可编程，“或”阵列固定，GAL器件是PAL器件的增强型，内部结构相同，但可被配置成不同的功能；
3）可编程逻辑阵列即PLA，它的“与”阵列和“或”阵列都可编程。
(2)
嵌入式系统开发中的复杂PLD:复杂的可编程逻辑器件是由PAL或GAL发展而来的，基本上是扩充原始的可编程逻辑器件。它通常是由可编程逻辑的功能块围绕一个位于中心和延时固定的可编程互联矩阵构成。
为了增加电路密度而不使性能或功耗受到损失，复杂的可编程逻辑器件在结构上引入了各种特性。如：引入分页系统，分页的目的在于仅使阵列的一部分在任何给定的时刻被加电；按备份模式放置阵列，或者靠变换检测自动地控制加电，或者采用外部指令加以控制。在实现级上，“与”阵列与“或”阵列需要用缓冲器分开，因为这些一般是倒相器。在两个阵列中实际逻辑一般是相同的。某些公司已经引入了折叠PLA，它仅用了一个实际阵列，但可以将乘积项反馈回阵列。也允许在单个器件中实现多个逻辑。
目前，复杂PLD又延伸出3个分支，即可擦除可编程的逻辑器件EPLD、CPLD和现场可编程门阵列FPGA。EPLD可擦除可编程器件分为两类：一类是基于UVEPROM和CMOS技术的EPLD；另一类是基于E2CMOS工艺的EEPLD。FPGA现场可编程门阵列器件通常由布线资源围绕的可编程单元（或宏单元）构成阵列，再由可编程I/O单元围绕阵列构成整个芯片。构成阵列的逻辑单元由布线通道中的可编程连线连接起来实现一定的逻辑功能。
一个FPGA可能包含静态存储单元，它们允许内连的模式在器件被制造以后再被加载或修改。CPLD主要是由可编程逻辑宏单元LMC围绕中心的可编程互连矩阵单元组成。其中LMC逻辑结构较复杂，并具有复杂的I/O单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。由于CPLD内部采用固定长度的金属连线进行各逻辑块的互连，所以
设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的特点。
通过上面的分享不知道大家是否已经对
嵌入式系统开发的时候需要用到的PLD的分类有所了解了？如果还有不懂的地方或者是有疑问的话，建议您还是需要找专业人士来帮您解答。当然如果您是作为嵌入式系统开发的需求人员的话，其实完全可以考虑通过一品
威客网这样的平台来寻找合适的系统开发人员来为您的系统开发服务，您需要的只是注册账号发布任务就好了。
请求处理中...
企业QQ
智能客服
