10大优享服务
62项会员特权

高速数字电路设计重点

发布时间:2021-12-01 12:45:24     阅读次数:12698次     评论数:0次
    进行高速数字电路设计时要把握三个重点。一是正时,二是信号的品质,三是电磁干扰。把握好这三个重点就能为你接下来的高速电路设计提供很好的帮助。从数字电路与模拟电路的区别入手,介绍数字电路和数字IC,基本元件AND、0R、NOT的动作,触发器,计数器,定时器与时钟电路的制作,移位寄存器,高性能组合电路,基本接口,绝缘接口,由HDL组成的数字电路设计等。关于高速数字电路设计的电气特性,设计重点大略可分为三项 : 
高速数字电路设计重点
正时 (Timing) :
    由于数字电路设计大多依据时脉信号来做信号间的同步工作,因此时脉本身的准确度与各信号间的时间差都需配合才能正确运作,严格的控制线长,基版材质等都成为重要的工作。

 信号品质(Signal Quality) : 
    高速电路已不能用传统的电路学来解释。随着频率变高,信号线长已逐渐逼近电磁波长,此时诸如传输线原理(Transmission Line) 的分布电路 (Distribute circuit) 的概念,需加以引进才能解释并改进信号量测时所看到的缺陷。

 电磁干扰(EMI) : 
    需防范电路板的电磁波过强而干扰到其它的电路讯号。

Outline
v 传输速度的计算
v 信号品质
v 阻抗不匹配
传输速度的计算

    就传输线a点至b点,我们都必须计算讯号在电路板上的传导速度才行,但这又和许多系数息息相关,包括导体(通常为铜箔)的厚度与宽度,基板厚度与其材质的电介系数(Permittivity)。尤其以基板的电介系数的影响最大,一般而言,传导速度与基板电介系数的平方根成反比。

以常见的FR-4而言,其电介系数随着频率而改变,其公式如下 :
ε =4.97-0.257 log
以Pentium II 的时脉信号为例,其上升或下降缘速率典型值约在2V/ns,对2.5V的时脉信号而言,从10%到90%的信号水平约需1ns的时间,依公式 : 
BW=0.35/ 

    可知频宽为350MHZ。代入公式可知电介系数大约是4.57。
如果传导的是两片无穷大的导体所组成的完美传输线,那么传输的速度应为5.43 inch/ns。但对电路板这种信号线(Trace)远比接地层要细长的情况,则可以用微条(Micro strip)或条线(Strip line)的模型来估算。对于走在外层的信号线,以微条的公式 :
inch/ns
可得知其传输速度约为6.98 inch/ns
对于走内层的信号线,以条线的公式 : 
inch/ns
可得知其传输速度约为5.50 inch/ns

    除此之外,也不要忽视贯穿孔(Via)的影响。一个贯穿孔会造成24 ps左右的延迟,举例而言,时脉产生器到芯片A的时脉线长为12 inch,并打了4个贯穿孔;到B为7 inch,没有贯穿孔,则两者之间的时脉歪斜为
(12-7)/6.98+(0.024X4)=0.81 ns。
本文地址:
来源:一品威客,转载须经版权人书面授权并注明来源

留言(0

↓展开留言

该攻略尚无留言记录