有哪些干扰在电子电路设计时会出现

    相信很多的人在听到电子电路设计这一词汇的时候，会觉得这一过程会非常的复杂，而且我们的生活中尽管接触了大部分的电器以及电路，可是却不了解电子电路设计的一系列流程，更加不会了解电子电路设计的艰辛以及复杂性。不过对于经常接触到这一行业的人来说，除了懂得电子电路设计的相关知识之外，也必须要注意电子电路设计过后的干扰抑制作用。

    1. 干扰源

    电子电路工作时，往往在有用信号之外还存在一些令人头痛的干扰源，有的产生于电子电路内部，有的产生于外部。外部的干扰主要有：高频电器产生的高频干扰、电源产生的工频干扰、无线电波的干扰;内部的干扰主要有：交流声、不同信号之间的互相感应、调制，寄生振荡、热噪声、因阻抗不匹配产生的波形畸变或振荡。

    2. 降低内部干扰的措施

    (1) 元器件布局： 元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分(如继电器，大电流开关等)这三部分合理地分开，使相互间的信号耦合为最小。

    (2) 电源线设计：根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。 同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。

    (3) 地线设计：在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题(详细方法见下节接地)。

    (4) 退藕电容配置线路板设计的常规做法之一是在线路板的各个关键部位配置适当的退藕电容。退藕电容的一般配置原则是：电源输入端跨接10 ~100uf的电解电容器。如有可能，接100uF以上的更好。

    原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙 不够，可每4~8个芯片布置一个1 ~ 10pF的但电容。

    对于抗噪能力弱、关断时电源变化大的器件，如 RAM、ROM存储器件，应在芯片 的电源线和地线之间直接接入退藕电容。

    电容引线不能太长，尤其是高频旁路电容不能有引线。

    此外，电子电路设计还应注意以下两点：

    在印制板中有接触器、继电器、 按钮等元件时.操作它们时均会产生较大火花放电，必须采用附图所示的 RC 电路 来吸收放电电流。一般 R 取 1 ~ 2K，C取2.2 ~ 47UF。

    CMOS的输入阻抗很高， 且易受感应，因此在使用时对不用端要接地或接正电源。

    3. 降低外部干扰的措施有：

    (1) 远离干扰源或进行屏蔽处理;

    (2) 运用滤波器降低外界干扰。

    以上给大家介绍的，就是电子电路设计要注意的一些干扰抑制作用了，那么在平常的生活中，我们的消费者除了会使用一些电器以及安装简单的电路之外，也必须要看大量的书籍了解电子电路设计的相关知识，让自己在这方面有一定的见解，并且在自己家中出现了简单电路问题时，我们也能够自己解决。