试论电路设计中如何提高电路的抗干扰能力

　电路设计的过程中有一个经常会出现的问题是电路受到了干扰，进而出现这样那样的问题，那么应该如何去提高电路的抗干扰能力呢，能否在电路设计中去加强呢?我们今天就重点来了解一下这方面的内容，希望大家看完之后能够举一反三，更好地处理好电路设计过程中出现的其他问题。

　一、减小来自电源的噪声

　电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线，中断线，以及其它一些控制线最容易受外界噪声的干扰。

　电网上的强干扰通过电源进入电路。即使电池供电的系统，电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。因此设计电源时要采取一定的抗干扰措施：(如输入电源与强电设备动力线分开;采用隔离变压器;采用低通滤波器;采用独立功能块单独供电等)。

　二、减小信号传输中的畸变

　微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右，输入电容10pF左右，输入阻抗相当高。高速CMOS电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重。它会引起信号畸变，增加系统噪声。当Tpd>Tr时，就成了一个传输线问题，必须考虑信号反射、阻抗匹配等问题。

　信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电子元件的Tr(标准延迟时间)为3到18ns之间。

　电路设计中在印制线路板上，信号通过一个7W的电阻和一段25cm长的引线，线上延迟时间大致在4～20ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于2个。

　当信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要避免出现Td>Trd的情况，印刷线路板越大系统的速度就越不能太快。

　通过上面的分享大家对于电路设计的时候如何提升电路的抗干扰能力应该已经有了一个相对全面的了解了，希望大家在实际的电路设计工作中能够合理运用上述技巧，争取做出一个完美的电路设计。一品威客网作为一个长期活跃于互联网的威客平台，能够为您提供电路设计的服务，如果您有需要的话可以通过我们的网站发布任务和我们的专业电路设计人员取得联系。